Het doel van deze reeks "u-boot complete analysis" cursus is om je stap voor stap alle software- en hardwarekennis te laten waarderen die betrokken is bij embedded development door de hele procesanalyse van een uitstekende bootloadersoftware, en in tegenstelling tot die abstracte en moeilijke theoretische cursussen aan universiteiten, kunnen we de code op elk moment aanpassen en uitvoeren tijdens de specifieke analyse van you-boot om ons begrip van kennis te testen. Zolang je dit hele proces doorloopt, wanneer je eigen debugging en schrijven van u-boot volledig draait op het ontwikkelbord, zit je in feite op het intermediair niveau of hoger van embedding. Aangezien de basis van software en hardware is gelegd, zul je, wanneer je blijft leren over kernel- en driverontwikkeling van software zoals Linux en Android, niet langer het gevoel hebben dat je het niet begrijpt of moeilijk begint te beginnen. Het eerste en tweede seizoen van deze cursus vormen de basis van de hele cursus, en na het leren van het eerste en tweede seizoen kun je zelf een bootloader schrijven.
Introductie van de docent
Tegyin Ingebedde schakelingen
bootloader
Expert op het onderliggende gebied van besturingssystemen
Tijdens het proces van embedded teaching voel ik sterk het gebrek aan embedded ontwikkelaars in het huidige bacheloronderwijs: omdat de elektronica-major geen systematische professionele computercursussen zoals "besturingssysteem" en "compilatieprincipes" heeft bestudeerd, is het moeilijk om een reeks enorme softwarestructuren zoals Linux en het compilatie- en ontwikkelingssysteem en het abstracte werkmechanisme in de latere fase te begrijpen. Evenzo kunnen computerstudenten alleen op het niveau van pure softwareontwikkeling blijven vanwege een gebrek aan uitgebreide kennis van elektronische schakelingtechnologie en relatief onvoldoende ervaring met hardware.
Alleen wanneer een ontwikkelaar alle onderliggende concrete hardwarekennis en de bovenste abstracte softwarekennis heeft, kan hij een uitstekende embedded systeemontwikkelaar worden. Daarom besteedt hij tijdens het onderwijs- en oefenproces veel aandacht aan de interactieve relatie tussen hardware en software, zodat studenten weten wat het is en waarom.
Fase 1 - Proloog
U-boot versieselectie
Fase 2 - start.s-analyse
De anomalievector van you-boot en het principe van het opstartmechanisme van V210
Gebruik de objdump disassembly om de headercode en de exception vector handling van you-boot te zien
ENTRY en andere macro's, en het instellen van CPSR-registers
CP15 coprocessorbasis, VBAR anomalie vector basisadresmapping
cpu_init_cp15 Subprocesanalyse: Cachebewerkingen
cpu_init_cp15 Subprocesanalyse (vervolg): Branchvoorspelling, MMU-operatie
cpu_initcrit subprocesanalyse, experiment 1: Pas de u-bootbroncode aan om de loopstatus weer te geven met LED-lampjes
Experiment 1 (vervolg): Schakelinganalyse van GPIO-ingang en -uitgang
Experiment 1 (vervolg): Het principe van het maken van een U-boot flashing image, MKV210 broncode-analyse
Experiment 1 (vervolg): Gebruik het hexdump-gereedschap om de hex-decimale code van de afbeelding te analyseren
Overzicht van het compilatie-, koppel- en assemblageproces
Experiment 2: Schrijf je eigen bootprogramma: myboot
Experiment 2 (vervolg): Het koppelprincipe van twee of meer bestanden
Experiment 2 (vervolg): Haal je eigen myboot uit elkaar en analyseer
Experiment 2 (vervolg): Gebruik Makefile om myboot automatisch te compileren
Experiment 2 (vervolgd): Verbeter onze Makefile
Experiment 2 (vervolg): Automatiseringsvariabelen in Makefile
Fase 3 - lowlevel_init.s-analyse
Chipmodeloordeel, resetmethodeoordeel
IO-hold, evaluatie van de modus resetten, interrupt-initialisatie
UART-initialisatie en asynchrone communicatieprincipes
UART-analyse 1
UART-analyse 2
UART-analyse 3
UART-analyse 4
Experiment 3: Gebruik UART om gegevens weer te geven in een gespecificeerd geheugen
Basisprincipes van DDR-geheugen 1
Basisprincipes van DDR-geheugen 2
Basisprincipes van DDR-geheugen 3
DDR-geheugen hardwareverbinding op V210 open board1
DDR-geheugenhardwareverbinding op V210 open board2
Interne structuur van DDR2-Device1
Interne structuur van DDR2-Device2
DDR2-bediende eindige toestandsmachine
DDR2 MRS- en EMRS-registers
DDR2 lees- en schrijftijden
Downloaden：Toeristen, als jullie de verborgen inhoud van dit bericht willen zien, alsjeblieft Antwoord | 
Geplaatst op 06-11-2014 17:16:49
|
|
|
|
Geplaatst op 17-11-2014 20:18:50
|
